新書推薦：
《
西方文明4000年（战争与和平，野蛮与文明，沉沦与觉醒，记录影响西方文明发展的历史瞬间）
》
售價：NT$
437.0
《
樱照良宵（全2册）
》
售價：NT$
391.0
《
长江小史
》
售價：NT$
279.0
《
智慧城市安全韧性评价与时空演化
》
售價：NT$
437.0
《
流程即组织力：华为高效增长的业务管理逻辑
》
售價：NT$
364.0
《
资治通鉴全本新注（全十四册）
》
售價：NT$
8734.0
《
出土文献与古史研究（第一辑）
》
售價：NT$
704.0
《
九色鹿·镇守与共荣：唐代的太原尹
》
售價：NT$
429.0
|
| 內容簡介： |
|
本书聚焦CMOS模拟集成电路版图设计领域，从版图的基本概念、设计方法和EDA工具入手，循序渐进介绍了CMOS模拟集成电路版图规划、布局、设计到流片的全流程；详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence IC 6.1.7与Siemens EDA Calibre Design Solutions (Calibre)；同时展示了运算放大器、带隙基准源、低压差线性稳压器、模－数转换器等典型模拟集成电路版图的设计实例，并结合实例对LVS验证中的典型案例进行了归纳和总结；最后对集成电路设计使用的工艺设计工具包内容，以及参数化单元建立方法进行了讨论。本书通过结合基础、工具和设计实践，由浅入深，使读者深刻了解CMOS模拟集成电路版图设计和验证的规则、流程和基本方法，对于进行CMOS模拟集成电路学习的高年级本科生、研究生，以及从事集成电路版图设计与验证的工程师，都能提供有益的帮助。
|
| 目錄：
|
|
第2版前言第1版前言第1章先进集成电路器件11.1概述11.2平面全耗尽绝缘衬底上硅(FD-SOI ）MOSFET41.2.1采用薄氧化埋层的原因51.2.2超薄体中的二维效应81.3FinFET111.3.1三栅以及双栅FinFET121.3.2实际中的结构选择191.4碳基晶体管201.4.1碳纳米管201.4.2碳纳米管场效应晶体管221.5版图相关效应261.5.1阱邻近效应271.5.2浅槽隔离应力效应291.6基于gm/ID的设计方法351.6.1模拟集成电路的层次化设计351.6.2gm/ID设计方法所处的地位361.6.3gm/ID设计方法的优势371.6.4基于Vov的设计方法381.6.5gm/ID设计方法详述421.6.6基于gm/ID的设计实例46第2章CMOS模拟集成电路版图基础482.1CMOS模拟集成电路设计流程482.2CMOS模拟集成电路版图定义512.3CMOS模拟集成电路版图设计流程522.3.1版图规划532.3.2版图设计实现542.3.3版图验证552.3.4版图完成562.4版图设计通用规则572.5版图布局592.5.1对称约束下的晶体管级布局602.5.2版图约束下的层次化布局612.6版图布线652.7CMOS模拟集成电路版图匹配设计692.7.1CMOS工艺失配机理692.7.2元器件版图匹配设计规则71第3章Cadence Virtuoso 6.1.7版图设计工具743.1Cadence Virtuoso 6.1.7界面介绍743.1.1Cadence Virtuoso 6.1.7CIW界面介绍753.1.2Cadence Virtuoso 6.1.7Library Manager界面介绍813.1.3Cadence Virtuoso 6.1.7 Library Path Editor操作介绍1013.1.4Cadence Virtuoso 6.1.7 Layout Editor界面介绍1113.2Virtuoso 基本操作1413.2.1创建圆形1413.2.2创建矩形1423.2.3创建路径1433.2.4创建标识名1443.2.5调用器件和阵列1453.2.6创建接触孔和通孔1473.2.7创建环形图形1483.2.8移动命令1493.2.9复制命令1503.2.10拉伸命令1513.2.11删除命令1523.2.12合并命令1533.2.13改变层次关系命令1543.2.14切割命令1553.2.15旋转命令1563.2.16属性命令1573.2.17分离命令1593.2.18改变形状命令1603.2.19版图层扩缩命令160第4章Siemens EDA Calibre版图验证工具1624.1Siemens EDA Calibre版图验证工具简介1624.2Siemens EDA Calibre版图验证工具调用1634.2.1采用内嵌在Cadence VirtuosoLayout Editor工具启动1634.2.2采用Calibre图形界面启动1654.2.3采用Calibre查看器启动1664.3Siemens EDA Calibre DRC验证1684.3.1Calibre DRC验证简介1684.3.2Calibre Interactive nmDRC界面介绍1714.3.3Calibre nmDRC验证流程举例1784.4Siemens EDA Calibre nmLVS验证1874.4.1Calibre nmLVS验证简介1874.4.2Calibre nmLVS界面介绍1884.4.3Calibre LVS验证流程举例2004.5Siemens EDA Calibre寄生参数提取(PEX)2114.5.1Calibre PEX验证简介2114.5.2Calibre PEX界面介绍2124.5.3Calibre PEX流程举例224第5章Calibre验证文件2315.1Virtuoso Techfile2325.1.1Virtuoso Techfile内容2325.1.2修改示例2335.2Virtuoso Layer Map2355.2.1Virtuoso Layer Map内容2365.2.2示例：Virtuoso Layer Map修改方法2365.3Virtuoso Symbol CDF2365.3.1Virtuoso Symbol CDF内容2375.3.2示例： Virtuoso参数修改方法2385.4SVRF语言2405.4.1SVRF基本符号使用2405.4.2SVRF基本 math function2415.4.3SVRF 基本格式2415.4.4Layer Operations运算输出2425.5DRC rule2435.5.1DRC rule内容2445.5.2DRC rule主要operation2445.5.3DRC rule 验证方法2465.5.4修改示例2465.6LVS（PEX）rule2495.6.1LVS rule内容2495.6.2LVS rule器件定义2505.6.3LVS rule验证方法2505.6.4示例：pdio18e2r LVS rule添加方法250第6章CMOS模拟集成电路版图设计与验证流程2536.1设计环境准备2536.2单级跨导放大器电路的建立和前仿真2596.3跨导放大器版图设计2706.4跨导放大器版图验证与参数提取2816.5跨导放大器电路后仿真2986.6输入输出单元环设计3046.7主体电路版图与输入输出单元环的连接3126.8导出GDSII文件317第7章运算放大器的版图设计3207.1运算放大器基础3207.2运算放大器的基本特性和分类3217.2.1运算放大器的基本特性3217.2.2运算放大器的性能参数3227.2.3运算放大器的分类3267.3单级折叠共源共栅运算放大器的版图设计3317.4两级全差分密勒补偿运算放大器的版图设计3367.5电容—电压转换电路版图设计340第8章带隙基准源与低压差线性稳压器的版图设计3488.1带隙基准源的版图设计3488.1.1带隙基准源基本原理3488.1.2带隙基准源版图设计实例3548.2低压差线性稳压器的版图设计3588.2.1低压差线性稳压器的基本原理3598.2.2低压差线性稳压器版图设计实例361第9章模－数转换器版图设计3669.1性能参数3669.1.1静态参数3679.1.2动态特性3699.1.3功耗指标3729.1.4抖动3729.2模－数转换器的结构及版图设计3739.2.1快闪型模－数转换器（Flash ADC）3739.2.2快闪型模－数转换器版图设计3769.2.3流水线模－数转换器基础(Pipelined ADC)3829.2.4流水线模－数转换器版图设计3919.2.5逐次逼近模－数转换器（Successive Approximation ADC ）3929.2.6逐次逼近模－数转换器版图设计3989.2.7Sigma-delta模－数转换器4019.2.8Sigma-delta调制器版图设计4189.3混合信号集成电路版图设计420第10章标准输入输出单元库版图设计42410.1标准输入输出单元库概述42410.1.1标准输入输出单元库基本性能参数42510.1.2标准输入输出单元库分类42610.2输入输出单元库基本电路结构42710.2.1数字双向模块基本电路结构42710.2.2模拟输入输出模块基本电路结构43210.2.3电源与地模块基本电路结构43410.2.4切断单元与连接单元43410.3输入输出单元库版图设计43510.3.1数字输入输出单元版图设计43510.3.2模拟输入输出单元的制作44810.3.3焊盘（PAD）的制作449第11章Calibre LVS常见错误解析45211.1LVS错误对话框（RVE对话框）45211.2误连接46011.3短路46211.4断路46311.5违反工艺原理46411.6漏标46811.7元件参数错误469第12章工艺设计工具包47112.1PDK概述47112.2输入输出单元库47312.3模拟PDK文件包47812.4逻辑PDK文件包48012.5工艺设计工具包开发简述481参考文献483
|
| 內容試閱：
|
|
进入21世纪以来，CMOS（互补金属氧化物半导体）工艺仍是模拟、逻辑集成电路的主流工艺，并在后摩尔时代，向着纳米级继续发展。作为集成电路最为经典的设计形式，CMOS模拟集成电路在当今快速发展的技术革新中依然占据着不可动摇的地位。而其中的模拟集成电路版图设计与验证，又是电路设计到物理实现的关键环节。与数字集成电路版图主要依据工具实现不同，模拟集成电路版图主要依靠设计者手动实现，设计者的技术水平和产业经验都是一款芯片成败的关键因素。因此本书依托版图设计工具Cadence IC 6.1.7和物理验证工具Siemens EDA Calibre Design Solutions (Calibre)，从模拟集成电路版图的基本概念、方法入手，通过运算放大器、带隙基准源、低压差线性稳压器、模－数转换器等典型模拟集成电路版图的设计实例，向读者介绍模拟集成电路版图设计的理论基础和实用设计方法，以供从事CMOS模拟集成电路版图设计的读者参考讨论之用。 本书内容主要分为6个部分，共12章内容：第1章首先介绍目前快速发展的先进集成电路器件的理论知识，包括纳米级FinFET（鳍式场效应晶体管）、FD-SOI（全耗尽-绝缘衬底上硅）和碳基晶体管的特点和物理特性。分析了先进工艺节点中的版图相关效应及解决方案。同时对模拟集成电路中的gm/ID设计方法进行详细分析。第2章重点讨论CMOS模拟集成电路设计的基本流程、模拟集成电路版图定义，之后分小节讨论CMOS模拟集成电路版图的概念、设计、验证流程、布局和布线准则，以及通用的设计规则。第3~6章分章节详细介绍了版图设计工具Cadence IC 6.1.7、物理验证工具Siemens EDA Calibre、DRC/LVS规则定义、修改法则，以及完整的CMOS模拟集成电路版图设计、验证流程。第7~10章介绍运算放大器、带隙基准源、低压差线性稳压器、模－数转换器、标准输入输出单元库等基本模拟电路版图规划、布局，以及设计的基本方法。第11章对Siemens EDA Calibre中LVS验证的常见问题进行了归纳和总结，希望帮助读者快速掌握版图验证的基本分析技巧。第12章对集成电路设计所使用的工艺设计工具包进行了介绍和讨论，分析了所包含的规则文件和器件模型。本书内容详尽丰富，具有较强的理论性和实践性。本书由厦门理工学院光电与通信工程学院陈铖颖老师主持编纂，北京邮电大学陈黎明老师、北京大学蒋见花老师和北京理工大学王兴华老师一同编写完成。其中蒋见花老师完成了第1章的编写，王兴华老师进行了第2章的撰写工作，陈铖颖老师完成了第3~11章的编写，第12章由陈黎明老师编写完成。同时感谢中国电子科技集团公司第四十七研究所高级工程师范军，北京中电华大电子设计有限责任公司工程师王鑫，厦门理工学院微电子学院陈智峰、廖文丽、陈继明、陈煌伟同学在查找资料、文档整理、文稿审校方面付出的辛勤劳动，正是有了大家的共同努力，才使本书得以顺利完成。本书受到厦门市重大科技计划项目（3502Z20221022）和厦门理工学院教材建设基金项目资助。由于本书涉及器件、电路、版图设计等多个方面，受时间和编者水平限制，书中难免存在不足和局限，恳请读者批评指正。编者2023年7月
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
