新書推薦：
《
金色沼泽：柏林的严谨与叛逆（列城志）
》
售價：NT$
605.0
《
大学问·实践与理论：中国社会经济史与法律史研究
》
售價：NT$
661.0
《
体系模型理论与建模仿真技术
》
售價：NT$
549.0
《
图解服装立体裁剪与板样
》
售價：NT$
330.0
《
香港金融史（1841?2017）
》
售價：NT$
941.0
《
内陆之行
》
售價：NT$
549.0
《
扫群雄平四夷：李靖
》
售價：NT$
279.0
《
私域社群营销：从引流到变现运营实战
》
售價：NT$
437.0
|
| 內容簡介： |
|
本书以数字逻辑为中心展开，注重基础概念，加强数字系统和Verilog HDL相关知识的介绍。主要内容有：数字电路基础、逻辑门、逻辑函数及组合逻辑电路、常用组合逻辑电路及层次化设计、Verilog HDL设计基础、存储记忆器件、常用时序逻辑电路、时序逻辑电路及数字系统、脉冲波形的产生和整形、数模转换器和模数转换器等。本书提供配套电子课件，登录华信教育资源网（www.hxedu.com.cn）注册后免费下载。本书以二维码形式提供扩展阅读内容及部分实例的仿真演示视频。本书可作为高等院校电气类、电子信息类、自动化类、计算机类、仪器仪表类等相关专业本科生的教材或参考书，也可供相关专业技术人员参考。
|
| 目錄：
|
第1章 数字电路基础（1）
1．1 数字信号和数字信息（1）
1．1．1 数字技术的由来（1）
1．1．2 数字信号的抗干扰能力（2）
1．1．3 数字电路中的信息表示（4）
1．1．4 数字电路中的信息传输（5）
1．2 数字电路中的数与码（6）
1．2．1 数制（6）
1．2．2 常用数制之间的转换（8）
1．2．3 无符号二进制数的算术运算（11）
1．2．4 有符号二进制数的表示（11）
1．2．5 码制及编码（15）
1．3 逻辑代数（17）
1．3．1 基本逻辑运算（17）
1．3．2 复合逻辑运算（18）
1．3．3 公理（20）
1．3．4 基本定律（20）
1．3．5 基本定理（21）
本章小结（22）
习题1（22）
第2章 逻辑门（24）
2．1 基本逻辑门（24）
2．1．1 逻辑门系列（24）
2．1．2 基本逻辑门符号及波形（25）
2．2 高、低电平的获得（28）
2．3 二极管逻辑门（28）
2．4 CMOS门（29）
2．4．1 MOS管（30）
2．4．2 CMOS反相器（30）
2．4．3 CMOS与非门（31）
2．4．4 CMOS或非门（31）
2．4．5 CMOS缓冲器（32）
2．4．6 CMOS门的电气特性（32）
2．5 其他类型的CMOS门（35）
本章小结（37）
习题2（37）
第3章 逻辑函数及组合逻辑电路（38）
3．1 逻辑函数的表示（38）
3．1．1 逻辑函数的一般表示（38）
3．1．2 逻辑式的标准形式1（41）
3．1．3 逻辑式的标准形式2（42）
3．1．4 逻辑式标准形式之间的转换（44）
3．2 逻辑函数的化简与转换（46）
3．2．1 逻辑函数的化简（46）
3．2．2 逻辑式的变换（50）
3．3 组合逻辑电路分析（51）
3．4 组合逻辑电路设计（53）
本章小结（55）
习题3（56）
第4章 常用组合逻辑电路及层次化设计（58）
4．1 常用组合逻辑电路（58）
4．1．1 加法器（58）
4．1．2 译码器（61）
4．1．3 数据选择器（65）
4．1．4 编码器（68）
4．1．5 数值比较器（69）
4．2 层次化和模块化设计（71）
4．2．1 编码器扩展（71）
4．2．2 译码器扩展（73）
4．2．3 数据选择器扩展（74）
4．2．4 译码器实现逻辑函数（74）
4．2．5 数据选择器实现逻辑函数（76）
4．2．6 算术逻辑单元的设计（77）
4．3 竞争-冒险（81）
4．3．1 竞争-冒险的定义（81）
4．3．2 消除竞争-冒险的方法（82）
本章小结（83）
习题4（83）
第5章 Verilog HDL设计基础（85）
5．1 Verilog HDL的基本结构（85）
5．1．1 模块（85）
5．1．2 Verilog HDL的描述方式（87）
5．2 Verilog HDL的基本要素（89）
5．2．1 常量（90）
5．2．2 变量和数据类型（91）
5．2．3 运算符及表达式（94）
5．3 Verilog HDL的基本语句（96）
5．3．1 结构说明语句（96）
5．3．2 赋值语句（98）
5．3．3 块语句（99）
5．3．4 条件语句（100）
5．4 常用组合逻辑电路的Verilog HDL程序举例（105）
5．4．1 编码器（105）
5．4．2 译码器（107）
5．4．3 其他组合逻辑电路（109）
5．4．4 层次化设计（111）
本章小结（112）
习题5（113）
第6章 存储记忆器件（115）
6．1 双稳态器件（115）
6．2 锁存器（116）
6．2．1 基本锁存器（116）
6．2．2 门控SR锁存器（118）
6．2．3 D锁存器（120）
6．3 触发器（121）
6．3．1 主从型SR触发器（121）
6．3．2 主从型JK触发器（123）
6．3．3 主从型D触发器（124）
6．3．4 边沿触发器（125）
6．4 触发器的逻辑功能描述（126）
6．4．1 SR触发器的逻辑功能描述（127）
6．4．2 D触发器的逻辑功能描述（128）
6．4．3 JK触发器的逻辑功能描述（128）
6．4．4 T和T＇触发器的逻辑功能描述（129）
6．4．5 触发器功能转换（130）
6．4．6 带有异步置位、复位端的触发器（131）
6．5 存储器（133）
6．5．1 只读存储器（ROM）（133）
6．5．2 随机存储器（RAM）（136）
6．5．3 存储器容量的扩展（139）
6．5．4 存储器应用（141）
6．6 可编程逻辑器件（PLD）（145）
6．6．1 简单PLD原理（146）
6．6．2 复杂PLD原理（148）
6．6．3 CPLD结构与原理（149）
6．6．4 FPGA结构与原理（151）
本章小结（153）
习题6（154）
第7章 常用时序逻辑电路（156）
7．1 寄存器（156）
7．1．1 普通寄存器（156）
7．1．2 移位寄存器（157）
7．2 二进制计数器（160）
7．2．1 同步二进制计数器（160）
7．2．2 异步二进制计数器（162）
7．2．3 移位寄存型计数器（163）
7．3 十进制计数器（165）
7．4 中规模集成计数器（166）
7．4．1 同步二进制计数器（167）
7．4．2 同步十进制计数器（169）
7．4．3 异步计数器（170）
7．4．4 其他计数器（171）
7．5 任意进制计数器（173）
7．5．1 M＜N（173）
7．5．2 M＞N（177）
7．6 常用时序逻辑电路的Verilog HDL程序设计（183）
7．6．1 时序逻辑电路Verilog HDL程序设计的特点（183）
7．6．2 Verilog HDL程序举例（184）
本章小结（186）
习题7（186）
第8章 时序逻辑电路及数字系统设计（189）
8．1 时序逻辑电路（189）
8．1．1 时序逻辑电路的功能描述（189）
8．1．2 时序逻辑电路的分析（190）
8．1．3 有限状态机（194）
8．2 时序逻辑电路设计（195）
8．2．1 时序逻辑电路设计的一般
步骤（196）
8．2．2 时序逻辑电路设计举例（197）
8．3 数字系统设计（200）
8．3．1 数字系统的组成（200）
8．3．2 算法状态机（202）
8．3．3 简单数字系统设计（202）
8．3．4 状态机编程（206）
8．3．5 Verilog HDL程序举例（208）
本章小结（218）
习题8（218）
第9章 脉冲波形的产生和整形（221）
9．1 555定时器（221）
9．2 施密特触发电路（222）
9．2．1 施密特触发电路的应用（223）
9．2．2 用555定时器实现施密特触发电路（224）
9．3 单稳态电路（225）
9．3．1 单稳态电路的应用（226）
9．3．2 用555定时器实现单稳态电路（226）
9．4 多谐振荡电路（228）
9．4．1 用555定时器实现多谐振荡电路（228）
9．4．2 多谐振荡电路的应用（229）
本章小结（230）
习题9（230）
第10章 数模转换器和模数转换器（232）
10．1 数模转换器（232）
10．1．1 权电阻网络数模转换器（233）
10．1．2 倒T型电阻网络数模转换器（234）
10．1．3 用单极性输出数模转换器
实现双极性输出（236）
10．1．4 数模转换器的主要技术指标（237）
10．1．5 数模转换器应用举例（238）
10．2 模数转换器（240）
10．2．1 模数转换器的基本原理（240）
10．2．2 并联比较型模数转换器（242）
10．2．3 逐次逼近型模数转换器（243）
10．2．4 双积分型模数转换器（244）
10．2．5 电压-频率变换型模数转换器（246）
10．2．6 模数转换器的主要技术指标（247）
10．2．7 模数转换器应用举例（247）
本章小结（249）
习题10（249）
参考文献（252）
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
