新書推薦：
《
状态比能力更重要：108个状态调整法
》
售價：NT$
308.0
《
中国上市公司担保行为的影响因素及其效应研究
》
售價：NT$
202.0
《
企业级数据架构：核心要素、架构模型、数据管理与平台搭建 李杨
》
售價：NT$
554.0
《
政和元年：宋辽金夏的国运博弈与谍战风云
》
售價：NT$
381.0
《
黄金圈法则
》
售價：NT$
437.0
《
全球治理理论：权威、合法性与论争
》
售價：NT$
549.0
《
华尔街幽灵：一位股票投资大师的告白
》
售價：NT$
447.0
《
人生幸好有快乐（一代大师梁实秋至诚分享八十余年的快乐哲学！）
》
售價：NT$
302.0
|
| 內容簡介： |
《高等院校电子信息科学与工程规划教材：EDA技术与Verilog
HDL（第2版）》系统地介绍了EDA技术和VerilogHDL硬件描述语言，将VerilogHDL的基础知识、编程技巧和实用方法与实际工程开发技术在先进的EDA设计平台——QuartusII上很好地结合起来，使读者通过《高等院校电子信息科学与工程规划教材：EDA技术与Verilog
HDL（第2版）》的学习能迅速了解并掌握EDA技术的基本理论和工程开发实用技术，为后续的深入学习和发展打下坚实的理论与实践基础。
作者依据高校课堂教学和实验操作的规律与要求，并以提高学生的实际工程设计能力和自主创新能力为目的，恰当编排了全书内容。全书共分为7个部分：EDA技术的概述、VerilogHDL语法知识及其实用技术、QuartusII及LPM宏模块的详细使用方法、基于Verilog的有限状态机设计技术、基于Verilog的16位实用CPU设计技术及创新实践项目、基于ModelSim的TestBench仿真技术，以及基于MATLAB和DSPBuilder平台的EDA设计技术及大量实用系统设计示例。除个别章节外，其余各章都安排了相应的习题和大量针对性强的实验与设计项目。书中列举的VerilogHDL示例都经编译通过或经硬件测试通过。
《高等院校电子信息科学与工程规划教材：EDA技术与Verilog
HDL（第2版）》主要面向高等院校本、专科的EDA技术和VerilogHDL语言基础课，推荐作为电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等学科专业和相关实验指导课的教材用书或主要参考书，同时也可作为电子设计竞赛、FPGA开发应用的自学参考书。
与此教材配套的还有CAI教学课件、实验指导课件、实验源程序和实验设计项目相关的详细技术资料等，读者都可免费索取。
|
| 目錄：
|
第1章 EDA技术概述
1.1 EDA技术
1.2 EDA技术应用对象
1.3 常用HDL和Verilog HDL
1.4 EDA技术的优势
1.5 面向FPGA的EDA开发流程
1.5.1 设计输入
1.5.2 综合
1.5.3 适配（布线布局）
1.5.4 仿真
1.5.5 RTL描述
1.6 可编程逻辑器件
1.6.1 PLD的分类
1.6.2 PROM可编程原理
1.6.3 GAL
1.7 CPLD的结构与可编程原理
1.8 FPGA的结构与工作原理
1.8.1 查找表逻辑结构
1.8.2 Cyclonelll系列器件的结构原理
1.9 硬件测试技术
1.9.1 内部逻辑测试
1.9.2 JTAG边界扫描测试
1.10 编程与配置
1.11 Quartus Ⅱ
1.12 IP核
1.13 EDA的发展趋势
习题
第2章 Verilog程序结构与数据类型
2.1 Verilog程序结构
2.1.1 Verilog的模块的表达方式
2.1.2 Verilog模块的端口信号名和端口模式
2.1.3 Verilog信号类型定义
2.1.4 Verilog模块功能描述
2.2 Verilog数据类型
2.2.1 net网线类型
2.2.2 wire网线型变量的定义方法
2.2.3 register寄存器类型
2.2.4 reg寄存器型变量的定义方法
2.2.5 integer整数型寄存器类型变量定义方法
2.2.6 存储器类型
2.3 Verilog基本要素与文字规则
2.3.1 Verilog的4种逻辑状态
2.3.2 Verilog的数字表达形式
2.3.3 数据类型表示方式
2.3.4 常量
2.3.5 标识符、关键词及其他文字规则
2.3.6 参数定义关键词parameter和localparam的用法
习题
第3章 Verilog行为语句
3.1 过程语句
3.1.1 always语句
3.1.2 always语句在D触发器设计中的应用
3.1.3 多过程应用与异步时序电路设计
3.1.4 简单加法计数器及其Verilog表述
3.1.5 initial语句
3.2 块语句
3.3 case条件语句
3.4 if祭件语句
3.4.1 if语句的一般表述形式
3.4.2 基于if语句的组合电路设计
3.4.3 基于if语句的时序电路设计
3.4.4 含异步复位和时钟使能的D触发器的设计
3.4.5 含同步复位控制的D触发器的设计
3.4.6 含清零控制的锁存器的设计
3.4.7 时钟过程表述的特点和规律
3.4.8 实用加法计数器设计
3.4.9 含同步预置功能的移位寄存器设计
3.4.10 关注if语句中的条件指示
……
第4章 时序仿真与硬件实现
第5章 Verilog运算符与结构描述语句
第6章 LPM宏模块的应用
第7章 Verilog设计深入
第8章 Verilog状态机设计技术
第9章 基于Verilog的实用CPU创新设计
第10章 Verilog Test Bench仿真
第11章 DSP Builder设计初步
第12章 DSP Bu.lder设计深入
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
